두잇 두두
처리율 제한 장치 설계 알고리즘